SoftMachinesという半導体企業が「VISCアーキテクチャ」を発表 こ、コアの仮想化・・・?

この記事をSNSで投稿する

128: Socket774 2014/10/24(金) 18:38:17.90 ID:BIQZ0fOz.net
なんかSoftMachinesというベンチャーから新ネタが出てきた
http://www.softmachines.com/wp-content/uploads/2014/10/Soft-Machines-VISCtm-Architecture-Tech-Briefing-vF.pdf
http://www.eetimes.com/document.asp?doc_id=1324364
http://semiaccurate.com/2014/10/23/soft-machines-breaks-cover-visc-architecture/
VISC_Title

ぱっと見コードモーフィングとリコンフィギュラブルとspeculative multithreadingを詰め込んでる感じ?
設計は元Intel社員二人が中心、資金援助はAMD, GloFo, Samsungあたりから受けてるらしい
Transmetaの再来か

129: Socket774 2014/10/24(金) 18:51:30.44 ID:Wiosn0/8.net
歴史は繰り返される
130: Socket774 2014/10/24(金) 18:54:16.55 ID:h/tvDvgu.net
いかにも性能出なさそうだが何か売りはあるのかな。
134: Socket774 2014/10/24(金) 19:15:25.59 ID:BIQZ0fOz.net
>>130
とりあえずIPCが非常に高いんだと
no title

350MHzで動いてるプロトタイプで既存のCPUと比較すると
EEMBCのRGB-CMYK DENBENCHとかいうのでこんな感じらしい
no title

summaryでは3-4倍のIPC、2-4倍のperformance per wattとあるね

IPC(=Instructions Per Clock cycle):CPUにおけるクロックあたりの命令実行数

135: Socket774 2014/10/24(金) 19:20:15.17 ID:h/tvDvgu.net
>>134
それチャンピオンデータだろ。
得意な処理だけならAPUでも他社に圧勝できるんだし。
137: Socket774 2014/10/24(金) 19:25:58.06 ID:BIQZ0fOz.net
>>135
no title

これがCortex-A15と網羅的にIPCを比べた結果だと
まあIPCだから、絶対性能じゃないけどね

138: Socket774 2014/10/24(金) 19:52:28.16 ID:h/tvDvgu.net
>>137
それってクロックが違うから眉によく唾付けとかないといけないデータだよ。
動作クロックが低ければ相対的にメモリの速度が上がって見えるからSPEC intのIPCは高くなる。
でも実際の処理能力はクロックを加味したものだから。
141: Socket774 2014/10/24(金) 20:27:27.77 ID:Wiosn0/8.net
>>138
もしそうだとしたら、何で実効的に意味のない結果を誇示するのかな?
採用しようとしたらすぐ分かってそっぽ向かれるだけだろうに・・・
143: Socket774 2014/10/24(金) 22:19:10.34 ID:h/tvDvgu.net
>>141
決定権を持つ経営者の中には騙されるバカがいるんだよ。
クロック1/5ならIPC3倍でも性能半分ちょいだから、電力効率についてはクロックと電圧と製造プロセスを落とした省エネ版と比較しなきゃいけない。
144: Socket774 2014/10/24(金) 22:29:36.54 ID:MyuSqTB+.net
>>141
初期の研究開発なんてそんなもんだよ。
個人的には比較にJaguarがないのが気になったけど。
145: Socket774 2014/10/24(金) 22:58:09.19 ID:zXpcVJ1k.net
スポンサーに配慮してるのでは
131: Socket774 2014/10/24(金) 18:56:47.20 ID:i9Ao/RRz.net
最近のIntel見てるとこれぐらいやらんと抜本的な性能向上は無理なのかね
まあSkylakeがどうなってるか分からんけどさ

リコンフィギュラブルってのはちょっと違うような
たぶんSpMTでコンパイラがスレッドを分割するというのがあの絵の意味するところで
HW側は弄らないんじゃないかな

142: Socket774 2014/10/24(金) 20:29:00.89 ID:mQV+5YvC.net
>>131
残念ながらPARROTはとっくの昔に消えてなくなったよ
136: Socket774 2014/10/24(金) 19:20:23.58 ID:je18AkM1.net
例によって動的変換だからx86もARMも動かせるという触れ込み
プロトタイプは32bit ARM互換らしい
139: Socket774 2014/10/24(金) 20:16:59.86 ID:i9Ao/RRz.net
性能はともかくSpMTの実装が商業ベースで出てくるのなら生暖かく見守りたい
140: Socket774 2014/10/24(金) 20:22:20.76 ID:xGLW/S+0.net
高速化の特許はほとんどインテル一部AMDみたいな状況と
推測されるわけだが特許回避で車輪の再発明を続けながら
どこまでやれるのかね。
146: Socket774 2014/10/24(金) 23:00:26.15 ID:taBFWhp5.net
Bulldozerが出る前かPhenomが出る前だったか忘れたが、次期CPUはHWリソースをスレッド数に応じて動的に振り分けるなんていう噂が一瞬だけあったような
147: Socket774 2014/10/24(金) 23:05:13.79 ID:zXpcVJ1k.net
リバースHTTだよなw
148: Socket774 2014/10/24(金) 23:20:44.07 ID:vi+bFCn7.net
これはHWを動的に再構成するのではなくて
シングルスレッドのプログラムを動的に複数スレッドに分割して並列実行できるようにするってものでしょ
おそらく上で言われてるようにSpMT
これはAMDの妄想と違って随分前から研究されてる
有名どころだとftp://ftp.cs.wisc.edu/sohi/papers/1995/isca.multiscalar.pdf
149: Socket774 2014/10/24(金) 23:23:38.75 ID:Wiosn0/8.net
すげぇ、自動的にマルチスレッド化するのかよ。
OoOより強力な並列化なんかな。
154: Socket774 2014/10/25(土) 00:39:07.92 ID:kuC/jI+v.net
>>149
こいつはループの1いてレーション=1スレッドになるから(多分)、OoOとは直交するね
各スレッドはせいぜい2issue OoOじゃないかな

ただまあ、multiscalarあんま性能出ないんだよな

155: Socket774 2014/10/25(土) 00:42:13.78 ID:87o9KsVz.net
>>154
ループアンロールを自動的にやるイメージか。
ループ間依存がないコードならかなり高速化しそうなものだけど、
パラノイアなIntelがやらないのが気にかかる・・・。
150: Socket774 2014/10/24(金) 23:27:47.07 ID:gamEjSVB.net
ポンチ絵にもloop carried dataをコア間で直接流すような図があるな
151: Socket774 2014/10/25(土) 00:08:25.67 ID:+tKUQ0OV.net
多スレッド時に複数のスレッドに振り分けられるHWリソースを
シングルスレッドの時にはまとめて囲い込んで使うCPUならもうあるな。

この方法もスレッド分割の方法も、元スレッドが少ない時に
遊んでしまうハードを減らして処理を加速しようという発想は共通しているな

153: Socket774 2014/10/25(土) 00:36:27.61 ID:w5GPv9cr.net
>>151
Powerですか
156: Socket774 2014/10/25(土) 00:42:18.87 ID:lJSx7Hal.net
>>153
たぶんSMTのこと言ってるんじゃなかろうか
152: Socket774 2014/10/25(土) 00:32:53.77 ID:87o9KsVz.net
何でIntelはやらないんだろう?
AMDがだらしねぇから?
157: Socket774 2014/10/25(土) 00:46:02.75 ID:4uZKeYXR.net
自動でスレッド分割なんて制御ロジックだけで破綻するぞ。
158: Socket774 2014/10/25(土) 01:17:09.38 ID:EyS7mgvT.net
ハードウェアでやれば破綻しそうだけど
コンパイラがダラダラ静的解析して分割点とか同期点とかをヒント命令の形で挿入する実装が多い
159: Socket774 2014/10/25(土) 01:17:59.46 ID:piQqr9bu.net
>>158
それOpenMPで良くね?
162: Socket774 2014/10/25(土) 01:44:31.69 ID:EyS7mgvT.net
分岐予測と同じくペナルティを上回る性能向上が得られればよしとする
まあ154も言ってるけどあまり速くはならんのだよね
数値計算とかじゃない一般的なプログラムだとせいぜい10-20%とかだったと思う
まあIPCで考えればそれなりにデカいんだけどさ
160: Socket774 2014/10/25(土) 01:25:22.95 ID:EyS7mgvT.net
あくまで投機実行だからね
依存関係があると分かっても無理やり先を実行するんだ
レジスタ依存はコア間にレジスタ通信用のバイパス入れたり値予測したり
メモリ依存はキャッシュコヒーレンシプロトコルで違反検出したり
そのあたりをハードウェアで支援する
161: Socket774 2014/10/25(土) 01:30:52.75 ID:87o9KsVz.net
ん~、ストールとかのペナルティリスクはあるの?
163: Socket774 2014/10/25(土) 03:18:46.03 ID:qcQTdCNe.net
電力効率も悪そう
164: Socket774 2014/10/25(土) 07:13:53.78 ID:YHwpICtM.net
現行のCPUでも、本来依存関係があって前の処理がおわらないと実行できないはずの処理を
分岐予測をやって勝手に実行してたりするけど、
それをもっと高度化した感じか?
166: Socket774 2014/10/25(土) 10:13:17.19 ID:VnubN3WX.net
そもそも、いまのHaswellなんかは20年前からは想像できないレベルの最適化が行われてるわけで、
こういった技術は将来全部とはいわないが部分的にCPUに適用される可能性は高い
167: Socket774 2014/10/25(土) 10:15:26.53 ID:87o9KsVz.net
たしかに20年前から見たら、今のCPUは奇跡みたいなもんだね。
Intelはすごいよ。
169: Socket774 2014/10/25(土) 12:12:39.08 ID:DULakG2t.net
RADEON組み込んだPOWERとか想像してしまったw
174: Socket774 2014/10/25(土) 15:23:05.95 ID:VL+lDDHw.net
非対称ってどうなのかねぇ
一見良さげに見えるけど、処理が重いかどうか高速に実行すべきかどうか
簡単に判断出来ないからなぁ
175: Socket774 2014/10/25(土) 15:56:28.77 ID:kuC/jI+v.net
parrotのfast/slow pathはトレースキャッシュとそんなにかわらない
トレースキャッシュに載っている命令をさらに最適化する感じ
176: Socket774 2014/10/25(土) 17:25:56.78 ID:87o9KsVz.net
何か効率悪そう・・・
177: Socket774 2014/10/26(日) 00:17:32.02 ID:RglLDLIm.net
Soft MachinesのMPR記事
http://www.softmachines.com/wp-content/uploads/2014/10/MPR-11303.pdf

SpMTっぽく見えるね、スレッド間のレジスタ依存はコア間バイパスで通信するようだ

スレッドの生成はフロントエンドでやるとか書いてあるけど
コンパイラがどこまでサポートするのかね

メモリ依存もチェックしてグルーピングするとか書いてあるけど
フロントエンドまでの段階でどうやってチェックするのかはよく分からんね
memory disambiguationして投機実行するという意味か

178: Socket774 2014/10/26(日) 05:20:11.74 ID:RU+0cFr8.net
>>177
K12やデンバー以上に面白いCPUが出てきたな
179: Socket774 2014/10/26(日) 06:40:35.90 ID:7sxHDFgu.net
>>177
ただのクラスタに見えてきたが…
180: Socket774 2014/10/26(日) 07:04:26.65 ID:7sxHDFgu.net
しかしクラスタでは他の倍ものIPCのソースが不明だ
181: Socket774 2014/10/26(日) 07:54:34.29 ID:r6MHLk9h.net
だからクロックが低くて相対的にメモリアクセスが高速化されるだけだよ。詐欺のテクニックだ。
182: Socket774 2014/10/26(日) 08:00:19.45 ID:7sxHDFgu.net
>>181
高イシュー幅のマイクロアーキのボトルネックはそこやないんやで…
183: Socket774 2014/10/26(日) 11:02:01.08 ID:aM+hflNp.net
Transmetaの件があるから、モノが出るまで期待しない。
184: Socket774 2014/10/26(日) 11:51:58.82 ID:zDY3Ws0X.net
VLIWは魔性の女感がある
185: Socket774 2014/10/26(日) 11:53:26.17 ID:aM+hflNp.net
何か分かるw
あのIntelでさえ翻弄されたんだからねw
186: Socket774 2014/10/26(日) 11:58:05.72 ID:ojkXXhX6.net
相対的にメモリアクセスが高速化されてIPCが5倍になったりはせんだろう
といっても177の内容だけでそんなに伸びるとは思えんけど…

こういうアーキって要は命令ウィンドウが極端に大きいOoOマシンなんだろうけど
投機実行をかなり積極的にやらんと実質的なゲインは普通のOoOEと大差ないはず
分割統治的なアプローチだからスケジューラのコストは実効的なウィンドウサイズに対して小さくできる、という利点はあるけど

187: Socket774 2014/10/26(日) 12:00:40.61 ID:aM+hflNp.net
結局、アプリケーションに大きく依存して、効果の得られるケースも限られるとか、そんなオチになるのでは・・・。
190: Socket774 2014/10/26(日) 14:48:38.31 ID:7sxHDFgu.net
やはりただのクラスタでした
今のところ新規性は動的負荷分散以外にはなにもない
197: Socket774 2014/10/26(日) 17:49:51.91 ID:7sxHDFgu.net
>>190
threadletの生成に3サイクルかけているのはちょっと珍しいかもしれない
192: Socket774 2014/10/26(日) 15:27:45.23 ID:7sxHDFgu.net
193: Socket774 2014/10/26(日) 15:40:35.93 ID:7USN65lQ.net
取り敢えずWindowsと有名どころのベンチマークをいくつか動かした結果を見てみないと判断できない
195: Socket774 2014/10/26(日) 15:44:13.90 ID:aM+hflNp.net
また一つベンチ番長プロセッサが誕生するのであった・・・

引用元: http://r.2ch.sc/test/read.cgi/jisaku/1412642328/


ごめんなさい正直理解しきれてないです。

Sponsored Link
同カテゴリの新着記事

この記事をSNSで投稿する

『SoftMachinesという半導体企業が「VISCアーキテクチャ」を発表 こ、コアの仮想化・・・?』へのコメント

  1. 名前:名無しの自作er 投稿日:2014/10/28(火) 00:43:33 ID:8b773cb31 返信

    うむ、分からん。
    ただIntelもAMDももうCPUの進化は諦めた感があるから、これで何か変わらないかと期待してしまうな。裏切られるのは分かってるが。
    まぁアーキとは別にダークシリコン問題解決しないとアッチッチなことになるんだろうが……。

  2. 名前:名無しの自作er 投稿日:2014/10/28(火) 01:17:07 ID:781d87414 返信

    設計は元Intel社員、資金援助はAMDというのは面白い

  3. 名前:名無しの自作er 投稿日:2014/10/28(火) 08:11:42 ID:852024fc9 返信

    どうせ投機実行だろ

コメントをどうぞ

メールアドレスが公開されることはありません。

コメントに画像を添付できます

日本語が含まれない投稿は無視されますのでご注意ください。(スパム対策)