CPU・GPU・DRAM・NVMを一つに、AMDの目指す3Dシステム統合

943: Socket774 2017/12/22(金) 12:58:51.68 ID:meV7ezB5
AMDがCPUをフル3D積層へと進化させるビジョンを発表
https://pc.watch.impress.co.jp/docs/column/kaigai/1098363.html

かつてはプロセス技術によってプロセッサの性能が、約1.5年に2倍のペースで向上していたのが、過去10年はそうならなくなってた。
ダイサイズとTDPの拡張はもはや限界に来ており、マイクロアーキテクチャと省電力制御も、過去10年ほどの向上は今後は望みにくい。

AMDを率いるスー氏は、この状況の打開策は、3Dスタッキングによるマルチチップアーキテクチャと、メモリのオンパッケージ統合だと説明する。
CPUダイとGPUダイ、DRAMダイ、不揮発性メモリダイなどをすべて3D積層で統合する。
つまり、CPUのパッケージの中に、コンピュータシステム全てを積層して入れ込んでしまう。

929: Socket774 2017/12/22(金) 13:21:29.17 ID:YykxlMcN
AMDの目指す3Dシステム統合のビジョン
no title

チップのコストが急上昇して行く。7nm世代では14nm世代の2倍近いコスト、45nm世代の4倍のコストになるとAMDは試算する
no title

Sponsored Link

945: Socket774 2017/12/22(金) 14:03:26.97 ID:tV8C1nBD
HBMを知ってから俺の悲願でもある

946: Socket774 2017/12/22(金) 14:13:23.66 ID:NepGMNbj
熱ヤバそう

948: Socket774 2017/12/22(金) 14:24:48.73 ID:2gqqw3KZ
>>946
>Provides 40% higher performance or 55% lower power over their 14nm

949: Socket774 2017/12/22(金) 14:31:04.52 ID:NepGMNbj
>>948
高性能化を取っても現状位のTDPに収まるのかね?

950: Socket774 2017/12/22(金) 14:32:57.04 ID:2gqqw3KZ
そこは性能とTDPの排他だろう

951: Socket774 2017/12/22(金) 14:35:11.72 ID:Aqw4jcHy
高効率化しつつクロックは落ちると思う

954: Socket774 2017/12/22(金) 14:38:48.80 ID:NepGMNbj
だよね
高性能に振って、TDPどれ位に収めるつもりなんだろ

947: Socket774 2017/12/22(金) 14:20:33.21 ID:/GY3aYHK
どうやって冷やすんだろう

952: Socket774 2017/12/22(金) 14:36:06.78 ID:swFeBL2d
この場合問題は量じゃなくて密度だろ
ダークシリコンだっけ?これに起きなきゃいいが
現行の上からクーラーで抑えるモノが上下から両面クーラーで冷やすとかなったらイヤだな

958: Socket774 2017/12/22(金) 16:29:09.45 ID:n9K4kCri
>>952
そして3Dヒートスプレッダを開発するのだった
レイスクーラーのできみればなんとかなるって

953: Socket774 2017/12/22(金) 14:37:19.60 ID:4HyDCTl2
NVMを統合する利点があまり見えないんだが

963: Socket774 2017/12/22(金) 18:53:34.84 ID:6Oezn5QX
>>953
L4とかのメモリキャッシュ?

955: Socket774 2017/12/22(金) 14:53:11.92 ID:mecOOBi0
腕時計に入るほどのサイズのパソコンでも作るのかね

957: Socket774 2017/12/22(金) 14:57:03.15 ID:NepGMNbj
スマートフォン向けにARMコアで作りそう

927: Socket774 2017/12/22(金) 13:12:32.55 ID:T6YKdXAf
3Dスタックして全部まとめてのもCPU性能は劇的にあがらんだろ
例えばエンコ1時間かかっていたのが、3Dスタックしたら10分になるのか?

928: Socket774 2017/12/22(金) 13:18:25.99 ID:UMkthNVv
広帯域メモリが使えるねってことじゃねえかと
APUとかそれの拡張系のCS機みたいなアーキにとってはメリットあるよな

931: Socket774 2017/12/22(金) 13:25:59.68 ID:HQCT5Zen
VegaのGPUとVRAMですら相当な熱量なのぬ
SSDとDRAMとCPUが乗り込むとか真ん中らへんは熱くて溶けそうw

930: Socket774 2017/12/22(金) 13:25:25.09 ID:Aqw4jcHy
Cpu GPU間での資源統合すらあんま上手くいってないからね現状

932: Socket774 2017/12/22(金) 13:26:37.64 ID:UMkthNVv
そこはHSA1.0を謳うcarrizoで一応決着ついたんじゃねえの>資源統合

933: Socket774 2017/12/22(金) 13:32:29.81 ID:ddqZJqCr
広帯域メモリだけじゃなくて、IO系の消費電力も減らせる分を性能向上に回せる

935: Socket774 2017/12/22(金) 14:35:37.09 ID:ojBfkPlr
GPUもメモリも載せるって…
カスタマイズできないって事じゃん
今のメモリやGPUのラインナップの分だけ3DシステムのCPU?を出してくれるのならいいけど、絶対そうはいかないし

936: Socket774 2017/12/22(金) 14:42:01.18 ID:ORX8BvXG
ハイエンドとローエンドでスペックの重複部分がまったく無くなりそうだな
こうなるとソケットすら不要だろ

937: Socket774 2017/12/22(金) 14:43:50.32 ID:4v5LOu0T
増設メモリはサポートするやろ
基本の部分はオンボードで8Gくらい積んでくんじゃね
あとは拡張メモリ扱いでw

938: Socket774 2017/12/22(金) 14:47:13.97 ID:T62oD4vG
4GBの予感しかしねえ

941: Socket774 2017/12/22(金) 15:18:30.70 ID:9EseN0EF
いつまで待てば搭載されるのよ
マダァ?

944: Socket774 2017/12/22(金) 15:41:00.46 ID:QfvLaBUV
燃えそう

945: Socket774 2017/12/22(金) 15:44:41.98 ID:fXUfphtM
ジサカーのすることが無くなるな
ケースとマウスとキーボードをどれにするかだけになるし
モッダーは生き残るだろうけど

959: Socket774 2017/12/22(金) 21:46:22.30 ID:BgyzKTAf
>>945
いまのAMD PC自作erはPCだけでなくソフトの自作もする奴が圧倒的に多いからな
GPGPU、HSA、マルチコア活用するソフトの自作をかなりしているからな

948: Socket774 2017/12/22(金) 17:03:07.66 ID:NmfdlM70
ペルチェ素子搭載されそう

949: Socket774 2017/12/22(金) 18:01:15.14 ID:NepGMNbj
ペルチェ搭載しても、その熱どうするのさ…

950: Socket774 2017/12/22(金) 18:06:20.35 ID:PStqNHZw
完全な3次元は欠点も多いからまだ時間かかるよね

KGDの問題
TSVのコスト
TSV分の有効ダイエリア減少
放熱
1つのチップだけシュリンクするのが困難
不良時の原因や、責任の所在の特定が困難

そこでインテルのEMIBとかの2.5Dや、マルチチップFOWLPがあるわけだが、AMDはここをスルーするのかな

951: Socket774 2017/12/22(金) 18:43:51.57 ID:bdQ8X5pE
>>950
Si面ブチ抜きで重ねようって発想が諸悪の根源だろ
配線面同士ならそんな面倒ないわ、2層限定ならな

954: Socket774 2017/12/22(金) 20:20:39.98 ID:Ht99MGrz
配線はノイズ拾う原因だからな
流れる信号がGHzレベルだと設計が大変
みんなCPUに取り込んでくと思われ

956: Socket774 2017/12/22(金) 21:32:46.62 ID:B4uqP5bW
3D積層で許容できるTDPは10W程度
層毎だと5W以下でしか無理だから、性能もかなり制限される
スマフォやタブレット、組み込み向けのソリューションだよこれ

あくまでワッパで考えるべきで、絶対性能を求めちゃいかん

974: Socket774 2017/12/23(土) 04:47:04.25 ID:Q+1OTWXg
>>956
それを何とかパフォーマンス帯迄使い物になる様にすんのがパケ屋の仕事
既製品捏ね回すだけならサルみてーなその辺のボンクラでも出来るわ

957: Socket774 2017/12/22(金) 21:40:49.00 ID:kU/0QuL5
DRAMをCPUに統合したらすごい

956: Socket774 2017/12/22(金) 14:56:29.52 ID:Aqw4jcHy
クーラーも三次元になって取り付けミスって即死や!

960: Socket774 2017/12/22(金) 16:42:33.05 ID:KiQZ4do6
アホかw
当分先のビジョンを語るより、ZenAPUにHBMをいつ搭載
できるかのほうが先決だろ
絵に描いた壮大なモチはとりあえずIntelにでも任せて
おればよい
AMDに必要ななのは一にも二にも堅実さ
PS5に向けてTSMCでもZenAPUが生産できるよう設計の移植
準備するとか先にやることあんだろう

962: Socket774 2017/12/22(金) 18:51:13.48 ID:bdQ8X5pE
>>960
アホはお前
仮にもパフォーマンス帯のSoCを形成出来てる唯一の会社のCEO、それも実績付きの博士号持ちが適当なブチ上げするわけ無かろう
それに企業が目先だけ見てりゃすぐ潰れるってのは、x86にせよGPUにせよ散々見て来た筈

思うにAMDの強みってコレなんだよな
ローパワーならFOWLPで良いし、PC要求レベルないしそれ以上の要求に対しては現存の方式よりも改善点が多い
課題もあるけどさ

966: Socket774 2017/12/22(金) 19:15:19.51 ID:EMK0enyH
>>960
リサの方がハードウェア系の論文今でも書こうと思えば書けるぐらい研究能力高いよ
インテルのCEOは経営者として有能であっても自ら論文を読み漁って納得する技術ビジョンを部下に直接示せないと思うよ
リサはこの論文の研究成果はどうかというような問いかけもできるし課題領域も捉えた上で管理能力もある

この方向が大きく間違ってない限りリスクを取りつつ現実路線を進めるとは思うよ?

967: Socket774 2017/12/22(金) 19:28:36.33 ID:HQjIxvGB
学会なんだからそりゃ将来のビジョンでも語らないと集まった学者先生は退屈だろうw
学問研究から実際の製品に結び付くまでにはものすごいタイムラグがあるわけだから
実用化された技術っていうのは学問的にははるか昔の話なわけで

『CPU・GPU・DRAM・NVMを一つに、AMDの目指す3Dシステム統合』へのコメント

  1. 名前:名無しの自作er 投稿日:2017/12/23(土) 18:31:26 ID:ba26367d6 返信

    ブルやCellみたいな糞を作らなければ何だって良いよ

    • 名前:名無しの自作er 投稿日:2017/12/23(土) 21:01:27 ID:617114323 返信

      今でもCELLはいろんな模範的存在だよ。
      bulldozerはなんとも言いがたいモノだったが、両方で言えるのは何故汎用機に持ってきたし

  2. 名前:名無しのAMDer@Y市ASH区 投稿日:2017/12/23(土) 18:31:44 ID:02759858f 返信

    APU前から言ってた気がする。
    多分Zen3辺りから本格化するのでは…と予想しているわ。

    • 名前:名無しの自作er 投稿日:2017/12/24(日) 22:30:31 ID:01387562b 返信

      今年の論文だがこれの前段階にあたる物が既に研究されてたりするhttp://www.computermachines.org/joe/publications/pdfs/hpca2017_exascale_apu.pdf VegaでわざわざVRAM以外も使えるようにしたのはこれの意識がかなり強いからだと思える。

  3. 名前:名無しの自作er 投稿日:2017/12/23(土) 18:41:13 ID:dda26c287 返信

    vegaの発熱は完全にゲーム性能をgtx1080に届かせるためにスイートスポットを遥かに通り越してクロックの上昇と電圧上昇によるもので、実際クロックと電圧を落としたら性能は少し下がるけどそれ以上に消費電力がびっくりするぐらい下がる

    • 名前:名無しの自作er 投稿日:2017/12/23(土) 23:10:02 ID:25a95b643 返信

      そこなんだよな
      ゲームだけで話をすすめると絶対性能しか見ないで、性能上限での消費電力しか見ないから爆熱扱いされるけど
      VEGA自体はかなりGPUとしてはええもんだろ、ゲーム用にはあれだけど

  4. 名前:名無しの自作er 投稿日:2017/12/23(土) 18:43:22 ID:c5bb3b73a 返信

    AMDにはそういうの無理だよ
    intelに任せときゃいい
    精々殿様商売にならないレベルでライバルやってくれ

    • 名前:名無しの自作er 投稿日:2017/12/23(土) 18:54:53 ID:c2d10df77 返信

      淫厨さん焦ってる?

    • 名前:名無しの自作er 投稿日:2017/12/23(土) 19:31:25 ID:a21bd5119 返信

      ブレイクスルーはむしろAMDの専売特許なんだよなぁ
      Intelは物量でキャッチアップして追い越すけど

    • 名前:名無しの自作er 投稿日:2017/12/23(土) 23:31:29 ID:5c90f2753 返信

      IntelはCPU以外うんこだから無理
      こういう総合的なのはAMDの独壇場

  5. 名前:名無しの自作er 投稿日:2017/12/23(土) 18:51:28 ID:c9831462f 返信

    放熱できるんか?

  6. 名前:名無しの自作er 投稿日:2017/12/23(土) 18:52:41 ID:87b055e91 返信

    >チップのコストが急上昇して行く。7nm世代では14nm世代の2倍近いコスト
    >45nm世代の4倍のコストになるとAMDは試算する

    さらっと書いてあるが、次世代CPUお高くなるお知らせ?

    • 名前:名無しのAMDer@Y市ASH区 投稿日:2017/12/23(土) 19:04:42 ID:02759858f 返信

      そこはIntelとの探り合いでしょうねぇ。
      二社が顔を合わせてうんと頷けば高値だと思いますよw
      元は取らないとならないですからねぇ。

      • 名前:名無しの自作er 投稿日:2017/12/23(土) 19:10:13 ID:870405e73 返信

        Intelは解決策としてCPUの領域によって異なるプロセスを採用すると言う手法を取るようですね
        まあ、AMDも似たような手法を取らざるを得なくなるんでしょうけど

        • 名前:名無しの自作er 投稿日:2017/12/23(土) 19:42:36 ID:c4676d8b6 返信

          Fab のない企業のプロセス技術を用いての性能向上はFab次第だろ

          • 名前:名無しの自作er 投稿日:2017/12/23(土) 20:15:02 ID:870405e73 返信

            プロセス技術と言うよりパッケージングの技術で解決する話なんだけどね

    • 名前:名無しの自作er 投稿日:2017/12/23(土) 19:44:34 ID:a21bd5119 返信

      値上げしたらハイを買ってた人がミドルに、ミドル買ってた人がローに流れるだけなのでそこまで上がらないと思われる
      パソコンに出せる値段ってものがあるので

    • 名前:名無しの自作er 投稿日:2017/12/23(土) 20:26:38 ID:82f19477c 返信

      性能が4倍になればセーフ

      • 名前:名無しの自作er 投稿日:2017/12/24(日) 02:23:21 ID:596ba458d 返信

        こういう発想が大事なんだよ

  7. 名前:名無しの自作er 投稿日:2017/12/23(土) 19:15:44 ID:a2301f89d 返信

    これでコア間レイテンシ無くなるの?

    • 名前:名無しの自作er 投稿日:2017/12/23(土) 20:59:13 ID:617114323 返信

      無くならないよ。
      マルチコア間をリンクさせるための回路は汎用性を維持するためには必要不可欠。
      ただでさえ性能のバラツキが大きいPC世界では専用設計は理論性能があっても最適化されなかったらAMDみたいになる

      • 名前:名無しの自作er 投稿日:2017/12/23(土) 21:30:28 ID:a2301f89d 返信

        やっぱ設計の都合上無理かー
        コア間レイテンシ君万歳だな

    • 名前:名無しの自作er 投稿日:2017/12/23(土) 21:52:51 ID:4e3c4ebc8 返信

      コア間レイテンシ最強やな

    • 名前:名無しの自作er 投稿日:2017/12/23(土) 23:34:46 ID:5c90f2753 返信

      Intelでもなくならないから無理
      気にするのは情弱だけ

      • 名前:名無しの自作er 投稿日:2017/12/23(土) 23:36:39 ID:a2301f89d 返信

        コア間レイテンシ君、情弱要素まであるなんて最凶だな

    • 名前:名無しの自作er 投稿日:2017/12/25(月) 19:37:49 ID:2a381787b 返信

      CPUチップ→メモリ間 or GPU間レイテンシを最小化はできるらしい
      IntelもCore2→Nehalem/Sandyでの性能向上ゲインのかなりの部分が
      チップセット統合化によるレイテンシ削減だからな

  8. 名前:名無しの自作er 投稿日:2017/12/23(土) 19:38:52 ID:0363b8fa4 返信

    バスの隙間を縫ってヒートパイプも入れようぜ

    • 名前:名無しの自作er 投稿日:2017/12/24(日) 14:40:21 ID:f2f8e5952 返信

      ダミーの層を挟むのはある、熱問題はマシになると

  9. 名前:名無しの自作er 投稿日:2017/12/23(土) 19:46:15 ID:18d576a39 返信

    一般的にはこの発想良さげだけども
    自作erにはつまんなくなっちゃうのかな

    • 名前:名無しの自作er 投稿日:2017/12/23(土) 19:55:43 ID:40b5c2fe4 返信

      今だって別にiGPUがあっても外付けGPUつけてるし、DRAMとNVMeは積層で高速な分と外付けな分を合算分散して使えるようにすればいい

  10. 名前:名無しの自作er 投稿日:2017/12/23(土) 19:56:31 ID:2524617de 返信

    それぞれ高さが違ってヒートシンクが密着しませんとかあったりしてw

    • 名前:名無しのAMDer@Y市ASH区 投稿日:2017/12/23(土) 20:13:27 ID:02759858f 返信

      フツーはそこ揃えるんですけどVegaでやらかしちゃいましたからねぇ…

  11. 名前:名無しの自作er 投稿日:2017/12/23(土) 20:40:27 ID:a2f96a6ed 返信

    オンボードでGPUとメモリが入るってこと?
    自作の楽しみは減るかもしれないけどマザーにCPU乗っけただけで使えるなら良いかもね
    当然メモリとかの増設が可能な前提だけど

  12. 名前:名無しの自作er 投稿日:2017/12/23(土) 20:50:49 ID:40b5c2fe4 返信

    APUとGPUでクロスファイアもどきするデュアルグラフィックとかあったな
    どうなんだろあれ

    • 名前:名無しの自作er 投稿日:2017/12/23(土) 21:04:04 ID:617114323 返信

      昔のオンボとのCFのようなモノだから少し上がったかな程度だよ。それに対応したエントリークラスのモノしか使えないしミドルからハイエンドユーザーには全く関係ないか、DX12で使える?かもね

  13. 名前:名無しの自作er 投稿日:2017/12/23(土) 21:05:59 ID:3247ff344 返信

    高スペックを出そうとすると、放熱のための細工が必要になるね。
    マザボやPCケースも含めてだけど。

  14. 名前:名無しの自作er 投稿日:2017/12/23(土) 21:53:13 ID:c3165ccfd 返信

    否定的な奴馬鹿だろ 普通に統合された方が
    パーツ一々選ばんで良いし 性能も良いだろうに

    • 名前:名無しの自作er 投稿日:2017/12/23(土) 22:03:24 ID:cd4595a6e 返信

      自由が利かなくなるデメリットもあるやろ
      0か1で決めたがるのは単に頭が固い

  15. 名前:名無しの自作er 投稿日:2017/12/23(土) 22:15:51 ID:6e0db003d 返信

    CPUにグラフィックコア積んでも、それでグラボやすっぴんCPUの生産をしなくてよくなったわけじゃないしねえ。
    オフィスユースとかは統合モデルで問題ないんだろうけど、ハイエンドとかサーバ用とかだと結局バラバラにしたほうがいいよねえ。
    そうすると結局は今あるようなCPUやメモリの開発をしなくていいってことにはならなくて、余分にもう1つ統合モデルの生産ラインを作る羽目になって、余計に大変なことになりそうな予感。

  16. 名前:名無しの自作er 投稿日:2017/12/23(土) 22:17:59 ID:f38857c9d 返信

    この技術はそこそこの性能で拡張の必要がないCS機の方が向いてるんじゃないかな?

  17. 名前:名無しの自作er 投稿日:2017/12/23(土) 22:34:15 ID:2fb6f7c7c 返信

    スマホのチップが既に1チップ化してるよね。
    あんな感じになるのかな?
    ついでにWindowsもメモリ部にプリインストールしてOK。
    ゲーミングPC以外は全部1チップPCで良くね?

  18. 名前:名無しの自作er 投稿日:2017/12/23(土) 22:38:41 ID:873f2009b 返信

    ウェアラブルをこの方法でつくるのはありかもな。熱の問題はともかく、小型化には効果があるだろうし。

  19. 名前:名無しの自作er 投稿日:2017/12/23(土) 22:39:15 ID:7f6ae32ab 返信

    単にMCMでワンパッケージにまとめるのと3Dスタックにするのとで、そんな劇的に変わるかなぁ・・・

    • 名前:名無しのAMDer@Y市ASH区 投稿日:2017/12/23(土) 22:48:53 ID:02759858f 返信

      平面よりは垂直の方が物理距離的にも近いし
      コンパクトにはなるから「出来るのなら」利点はあると思う。

    • 名前:名無しの自作er 投稿日:2017/12/24(日) 20:09:01 ID:8bcbed52c 返信

      クロック周波数3GHzだと光速でも
      1クロックの間に10cmしか進まないから
      アクセスする距離を稼ぐためにも積層化は有効

  20. 名前:名無しの自作er 投稿日:2017/12/23(土) 22:58:07 ID:09d9c18ee 返信

    何かが1つ壊れたらすべてダメになるので、私は個別で良い

  21. 名前:名無しの自作er 投稿日:2017/12/23(土) 23:06:54 ID:5c72802bb 返信

    マザーボードと電源とケース選ぶだけの自作PCとか面白くないわ

  22. 名前:名無しの自作er 投稿日:2017/12/23(土) 23:16:45 ID:39da0e8de 返信

    もうマザボ、電源とケースとファンも一体型にして
    二つ選ぶだけでPC組み立てできるようにしようぜ
    お手軽性>>>カスタム性ですわ

  23. 名前:名無しの自作er 投稿日:2017/12/23(土) 23:41:42 ID:5c90f2753 返信

    性能追及の自作は廃れて、コスパや利便性に向かうんだろうな
    FHDのゲームならPS4でいいし、4kゲームならPS5でいいになるんだろう
    今無理して144Hzや4kゲームやろうとするから自作してるだけのやつが多いし

    • 名前:名無しの自作er 投稿日:2017/12/24(日) 19:30:44 ID:b0ecfa54b 返信

      じゃとっととゲハに帰れゲハ脳

  24. 名前:名無しの自作er 投稿日:2017/12/24(日) 03:33:11 ID:3b116147b 返信

    通常のシュリンクで差別化できなくなった証拠だな

  25. 名前:名無しの自作er 投稿日:2017/12/24(日) 04:52:28 ID:346eef2ce 返信

    他の電子機器はワンチップ化されてくのが普通だからなあ。
    とはいえ、自由度も欲しいので、BTOさせてほしい。
    カスタマイズチップとか逆に夢がある。

    • 名前:名無しの自作er 投稿日:2017/12/24(日) 12:33:20 ID:dc241834b 返信

      GoogleですらProject ARAの開発中止してる時点でマジで夢でしかないな

  26. 名前:名無しの自作er 投稿日:2017/12/24(日) 05:20:24 ID:dc241834b 返信

    HBM2がハイエンドのみ採用してる現状からも明らかだが
    問題は絶望的なコスパの悪さだな
    将来的にコスパを劇的に改善出来ないと絵に描いた餅のままで終わってしまうな

  27. 名前:名無しの自作er 投稿日:2017/12/24(日) 07:13:57 ID:a5f49f8bd 返信

    モニタ内蔵・ノート・タブレット・スマホは全部この路線でいい
    デスクトップは超小型以外はこの路線じゃ間違いなく死ぬ

  28. 名前:名無しの自作er 投稿日:2017/12/24(日) 09:01:49 ID:af8f8070c 返信

    近視眼的で研究の大切さが分かっていないバカはどこにでも湧くなw
    目先の事も先の事も同時並行でやるのが企業ってもんだろ

  29. 名前:  投稿日:2017/12/24(日) 09:38:04 ID:1ff8e203d 返信

    つまり・・・これからは三次元スッポンってことか!?

  30. 名前:名無しの自作er 投稿日:2017/12/24(日) 14:43:08 ID:f2f8e5952 返信

    クラスタ組む用やろ

  31. 名前:名無しの自作er 投稿日:2017/12/24(日) 15:33:18 ID:537270938 返信

    上手く行けば良いけど
    歩留まりが下がる要因が単純なものだったのが
    複合的になってかえってコスト高に繋がりそうで
    そんな上手く行く筈無いよなという感じがしてならない

    2DのSoCチップぐらいの規模と難易度ぐらいなら
    まだコスト的に許容範囲内で収まると思うが
    3DでスタックしたDRAM、GPU、CPUとか統合とか
    製造技術と設計に自信と余裕が無いと出来ない芸当だろう

  32. 名前:名無しの自作er 投稿日:2017/12/24(日) 20:32:12 ID:999959148 返信

    ヘクロ路線以降ずっと夢ばっかり見て会社が死にかかってるんだから、もう少し現実見て欲しいわ。このアプローチならcat残した方が良かったと思うし

    • 名前:名無しの自作er 投稿日:2017/12/25(月) 02:36:06 ID:aa6b4896f 返信

      十分現実路線だよ
      HBM対応APUがもうすぐだから、その先の方向性としてこれ以外はあり得んからな

    • 名前:名無しの自作er 投稿日:2017/12/26(火) 07:58:29 ID:a92ef63fd 返信

      何かパッと出の技術と勘違いしてそうだけど、3D スタッキング自体は FPGA やらなんやら一部で既に製品化されてるからね?
      https://japan.xilinx.com/products/silicon-devices/3dic.html
      半導体業界のトレンドとして 2.5D や 3D は既に既定路線。その適用範囲を広げていくよって話でしかないと言えばそれだけの話
      文句言いたいだけの難癖つける前に少しは調べようよ

  33. 名前:名無しの自作er 投稿日:2017/12/25(月) 08:38:32 ID:d9258bc26 返信

    NVMの統合は意外だったけど、CPUのL4にDRAM(HBM)がオンダイで乗るのは数年前にTSVやシリコンインターポーザが発表された頃から既定路線だったし驚くことでもないな
    積層がCPUの上に積まれるとモバイル限定のSOCくらいしか用途がなさそうだがいい方向性だよね

    あとはSoC外の同じ機能を持つ安価なモジュールをどれだけ受け付けるか、ソケットに刺すメインメモリを実装したり交換可能なNVMeコネクションをどれくらい許容するかってところが見どころになりそう。特にメモリはL4に寄せるのかメインメモリに寄せるのかで設計が全然違うものになるだろうしな

  34. 名前:名無しの自作er 投稿日:2017/12/25(月) 19:32:44 ID:2a381787b 返信

    AppleのMacBook 12インチのマザボがすでに携帯サイズになってるから(それでいて性能は下がってない)
    PCにおけるマザボの面積割合は今後も下がり続けるって事だろう

    • 名前:名無しの自作er 投稿日:2017/12/25(月) 19:34:45 ID:2a381787b 返信

      そのMacBookのマザボ

  35. 名前:名無しの自作er 投稿日:2017/12/25(月) 23:21:29 ID:60a58ed17 返信

    ヒートシンクやヒートパイプに直接積層してくれ

  36. 名前:名無しの自作er 投稿日:2017/12/26(火) 04:07:42 ID:65edd6f7b 返信

    値段高いだけで性能低そう。